AI 맞춤형 공정 로드맵 공개… DTCO·SRAM·2나노 기술 소개
![삼성전자가 1일 삼성전자 서초사옥에서 '세이프 포럼 2026'을 개최했다. 신종신 삼성전자 파운드리 사업부 디자인 플랫폼 개발실 부사장이 기조연설을 하고 있다. [사진=삼성전자]](https://cgeimage.commutil.kr/phpwas/restmb_allidxmake.php?pp=002&idx=3&simg=202607011149410248100ecbf9426b21815635206.jpg&nmt=23)
SAFE는 삼성전자 파운드리 생태계 프로그램이다.
이번 포럼은 AI 반도체 시장 확대에 대응해 고객사와 협력사를 중심으로 한 파운드리 생태계를 강화하고 차세대 공정 기술 방향을 공유하기 위해 마련됐다. 행사에는 고객사와 협력사 관계자 약 400명이 참석했다.
신종신 삼성전자 파운드리사업부 디자인플랫폼 개발실장은 기조연설에서 "SAFE 포럼을 통해 고객 및 파트너사와 협력을 확대하고 AI·고성능컴퓨팅(HPC) 분야 글로벌 고객은 물론 국내 시스템반도체 기업과의 협업도 강화하겠다"며 "파운드리 생산을 넘어 국내 시스템반도체 산업 플랫폼 역할을 확대해 나가겠다"고 말했다.
행사장에는 전자설계자동화(EDA), 설계자산(IP), 디자인솔루션(DSP), 가상설계(VDP), 첨단패키징(MDI) 등 21개 파트너사가 참여해 삼성전자 파운드리 공정을 활용한 설계 및 개발 솔루션을 소개했다.
삼성전자는 이날 AI 반도체 수요 확대에 대응하기 위한 공정·설계 기술 전략도 공개했다. 설계와 공정을 함께 최적화하는 DTCO(Design Technology Co-Optimization)를 비롯해 2나노 공정 기술과 AI 반도체에 최적화된 공정 로드맵을 소개했으며 SRAM 기술 경쟁력 강화 방안도 함께 발표했다.
업계에서는 삼성전자가 이번 포럼에서 DTCO와 SRAM 기술을 전면에 내세운 것은 AI 반도체 경쟁이 미세공정 중심에서 설계 최적화까지 확대되고 있음을 보여주는 것으로 보고 있다. 반도체 미세화가 물리적 한계에 가까워질수록 설계와 제조 공정을 함께 최적화하는 DTCO의 중요성이 커지고 있어서다.
또한 AI 연산 과정에서 대용량 데이터를 빠르게 처리하는 SRAM(초고속 내부 메모리) 역시 성능을 좌우하는 핵심 요소로 꼽힌다. 업계는 향후 AI 반도체 경쟁력이 공정 기술뿐 아니라 설계와 메모리, 패키징을 아우르는 통합 기술력에서 결정될 것으로 보고 있다.
삼성전자는 DTCO와 고성능 SRAM 기술을 바탕으로 전력 효율과 성능, 면적 경쟁력을 높여 AI 반도체 고객의 차세대 제품 개발을 지원한다는 계획이다.
이와 함께 산업통상자원부 및 업계와 협력을 통한 국내 시스템반도체 생태계 조성도 지속 추진한다. 삼성전자는 산업부의 제조 AI 전환(M.AX) 얼라이언스에 참여하고 있으며 자동차·가전·로봇·방산 분야를 위한 저전력·고성능 온디바이스 AI 반도체 개발을 진행 중이다.
또 MPW(공동 웨이퍼 생산) 프로그램을 통해 국내 팹리스 기업들의 시제품 제작과 제품 검증을 지원하고 있으며 K-CHIPS 사업에도 참여해 차세대 반도체 연구개발과 전문 인력 양성에도 협력하고 있다.
삼성전자는 "AI 반도체 시장이 확대될수록 공정 기술뿐 아니라 설계, IP, 패키징을 아우르는 생태계 경쟁력이 중요해질 것"이라며 "SAFE 프로그램과 MPW 등을 중심으로 고객사와 협력사, 정부와의 협력을 지속 확대해 나갈 계획"이라고 밝혔다.
김다경 빅데이터뉴스 기자 dk@thebigdata.co.kr
<저작권자 © 빅데이터뉴스, 무단 전재 및 재배포 금지>
